CL680引脚功能及维修数据
CL680,MPEG-1
解码芯片
引脚 助记符 I/O 功能
主机接口
112 HD-OUT O 主机串行数据输出
113 HRDY O 主机数据准备信号输出
114 HTNT O 主机中断信号输出
117 HCK I 主机时钟信号输入
119 HD-IN I 主机串行数据输入
121 HSEL I 主机地址/数据选择
CD信号接口
3 CD-BCK I CD-BCK信号输入
4 CD-DATA I CD-DATA信号输入
5 CD-LRCK I CD-LRCK信号输入
6 CD-C2P0 I CD-C2P0信号输入
115 CDG-SCK I/O CD-G(子码)时钟信号（子码指时间、文字及图文信息）
122 CDG-SDATA I CD-G(子码)数据信号输入
123 CDG-VFSY I CD-G(子码)帧同步信号输入
124 CDG-S0S1 I CD-G(子码)块同步信号输入
DRAM/ROM总线接口
10:15 MD[0:5] I/O 存储器数据总线[0:5]
17 MD6 I/O 存储器数据总线6
19 MD7 I/O 存储器数据总线7
21 MD8 I/O 存储器数据总线8
23:29 MD[9:15] I/O 存储器数据总线[9:15]
37 MCE O ROM片选信号
38 MWE O 读/写选通(H:CL680读DRAM内数据)
40 CAS O 列地址选通[0:1]
42:43 RAS[0:1] O 行地址选通[0:1]
44:46 MA[10:8] O 存储器地址[10:8]
48 MA7 O 存储器地址7
50:52 MA[6:4] 0 存储器地址[6:4]
54 MA3 O 存储器地址3
56:58 MA[2:0] 0 存储器地址[0:2]
音频输出接口
86 DA-XCK I 音频扩展时钟(主时钟)信号
