EPLD和FPGA器件的逻辑电平
概述
首先在选择可编程逻辑器件时,要找符合你所选用的ASSP的IO标准；其次，你必须考虑的是：目前，随着系统性能的不断提高，传统的TTL、LVTTL、CMOS、LVCMOS等单端接口标准越来越不能满足要求，特别是在背板方面。因为，这些单端信号的信号完整性在系统设计时很难保证，以至于导致系统的不可靠工作。这一点在时钟方面尤为重要，因为，在同步设计的今天，时钟是系统工作的基础。当然，差分信号是 好的选择，比如：LVDS、LVPECL等。但是，这些信号标准一个通道需要一对IO_PIN，这在许多应用情况下不太划算。此时，一些比较容易实现阻抗匹配的单端信号标准是较好的选择，比如：GTL、GTL+等。
各类可编程器件接口电平要求
在设计中，若同时使用了不同工作电压等级的多个可编程器件，要注意它们之间信号的接口规范。比如，5V的器件驱动3.3V的器件时，可能会出现:当5V的高电平连到3.3V的输入时，由于大部分的CMOS的输入信号管脚都有连到电源Vcc的钳位二极管，大于3.3伏的输入高电平会使该钳位二极管出现问题。
事实上，由于有些系列的可编程器件如XILINX的XC4000XL，XC4000XV，Spartan-XL采用了特殊的技术，可以避免这种情况的发生。因此该系列的器件可以在不同工作电压之间互相连接。
对于2.5V的器件，由于可以选择相关的输入参考电压和输出的电压基准，因此可以通过相关的电压数值的选取，对照3.3V的器件来使用 。
对于某类器件，如ALTERA公司的FLEX10K系列器件，可支持多电压I/O接口，FLEX10K，FLEX10KA，FLEX10B都可以接不同电源电压系统
首先在选择可编程逻辑器件时,要找符合你所选用的ASSP的IO标准；其次，你必须考虑的是：目前，随着系统性能的不断提高，传统的TTL、LVTTL、CMOS、LVCMOS等单端接口标准越来越不能满足要求，特别是在背板方面。因为，这些单端信号的信号完整性在系统设计时很难保证，以至于导致系统的不可靠工作。这一点在时钟方面尤为重要，因为，在同步设计的今天，时钟是系统工作的基础。当然，差分信号是 好的选择，比如：LVDS、LVPECL等。但是，这些信号标准一个通道需要一对IO_PIN，这在许多应用情况下不太划算。此时，一些比较容易实现阻抗匹配的单端信号标准是较好的选择，比如：GTL、GTL+等。
各类可编程器件接口电平要求
在设计中，若同时使用了不同工作电压等级的多个可编程器件，要注意它们之间信号的接口规范。比如，5V的器件驱动3.3V的器件时，可能会出现:当5V的高电平连到3.3V的输入时，由于大部分的CMOS的输入信号管脚都有连到电源Vcc的钳位二极管，大于3.3伏的输入高电平会使该钳位二极管出现问题。
事实上，由于有些系列的可编程器件如XILINX的XC4000XL，XC4000XV，Spartan-XL采用了特殊的技术，可以避免这种情况的发生。因此该系列的器件可以在不同工作电压之间互相连接。
对于2.5V的器件，由于可以选择相关的输入参考电压和输出的电压基准，因此可以通过相关的电压数值的选取，对照3.3V的器件来使用 。
对于某类器件，如ALTERA公司的FLEX10K系列器件，可支持多电压I/O接口，FLEX10K，FLEX10KA，FLEX10B都可以接不同电源电压系统
看看百度收录：［ EPLD和FPGA器件的逻辑电平］
2013-5-5 22:26:33统计：［］
相关新闻
- 上一篇：三星SGH-E258常用命令！
- 下一篇：通讯逻辑电平标准简介
