标签： 无标签

浅谈锁相环电路的模拟锁定检测问题

将以前做过设计中的一些关于模拟检测锁定问题，粗率的归总一下：

1.PLL锁定有那些检测方法，它们特点是什么？。

一种是 为简单的数字检测，它利用输入参考的分频信号与VCO反馈的分频信号，在PFD里鉴相的结果，通过连续结果时钟周期检测到鉴相的脉宽小于某值，作为锁定的有效判决规则。这种检测方式，判决方式简单，判断的结果只有锁定和非锁定两种情况。

另一种方式是模拟锁定检测，也称为N沟道漏级开路检测，它的实现原则是通过对于PFD输出的超前和滞后脉冲做XOR践作，直接将得出的结果输出。由于XOR的结果有是一串高低的脉冲，所以需要外部电路作滤波处理才能得到一个电平值，而且由于是漏级开路逻辑，所以需要在输出上接上拉电阻。这种检测方式设计起来比较麻烦，需要仔细的计算滤波电容，以及上拉和串接电容，但是这种检测方式有很多独特的特点，是数字检测所代替不了的。

2.既然数字检测比较简单，为什么还用模拟检测？

数字检测在一些非常常规应用中，应用比较好。但是当遇到，参考丢失，驱动精准的VCXO，高鉴相频率等情况时，往往失去了它的简单优势，使得检测变得十分的不可靠。

由于数字检测是采用输入的参考时钟，对于鉴相结果进行处理，得出判决结果的，一旦参考丢失，将无法判决鉴相的结果，从而出现参考丢失任然不报失锁的情况。

当驱动的比较精准的VCXO时，由于VCXO的分频后的频率值与参考分频后频率值非常的接近，所以鉴相结果误差太小，有些锁相环判决的精度没有那么高，造成即使不锁定，仍然报失锁的情况。

当鉴相的频率很高时，鉴相的窄脉冲，无法被检测时钟正确检测，造成虚报锁定。而模拟检测克服上述问题。